DSpace width= university logo mark
Japanese | English 

KURA > B. 理工学域・研究域/理工学部/自然科学研究科 > b10. 学術雑誌掲載論文 > 1.査読済論文(工) >

全文を表示する

ファイル 記述 サイズフォーマット
TE-PR-NAKAYAMA-K-1336.pdf818.11 kBAdobe PDF
見る/開く
タイトル: 階層形神経回路網のデイジタル構成におけるビット数低減方法
その他のタイトル: Reduction in Number of Bits for Digital Realization of Multilayer Neural Networks
著者: 中山, 謙二 link image
猪股, 悟
竹内, 由幸
Nakayama, Kenji
Inomata, Satoru
Takeuchi, Yukou
ナカヤマ, ケンジ
発行日: 1990年 8月
出版社(者): IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences = 電子情報通信学会
雑誌名: 電子情報通信学会論文誌. D-II, 情報・システム, II-パターン処理 = IEICE The transactions of the Institute of Electronics, Information and Communicat
ISSN: 0915-1923
巻: J73-D-II
号: 8
開始ページ: 1336
終了ページ: 1345
URI: http://hdl.handle.net/2297/18377
資料種別: Journal Article
版表示: publisher
出現コレクション:1.査読済論文(工)

このアイテムを引用あるいはリンクする場合は次の識別子を使用してください。 http://hdl.handle.net/2297/18377

本リポジトリに保管されているアイテムはすべて著作権により保護されています。

 

Valid XHTML 1.0! DSpace Software Copyright © 2002-2010  Duraspace - ご意見をお寄せください